AMD Jaguar přinese velké změny. Následník Bobcatu bude umět AVX a AES

0

O architektuře Jaguar, která u AMD nahradí levná a úsporná APU Brazos (založená na architektuře Bobcat), jsme zatím prakticky nic nevěděli. První střípky jsou však již zde. AMD totiž začalo pracovat na začlenění podpory pro Jaguar do kompilátoru GCC a zveřejněný kód obsahuje pozoruhodné informace.

Nová architektura byla do GCC přidána pod označením btver2. Prvotní patch zatím není kompletní, neobsahuje například aktualizovaná data o rychlosti provádění instrukcí. Většina kódu je prozatím převzata z podpory původního Bobcatu. Neplatí to však beze zbytku. AMD zaprvé změnilo údaje týkající se velikosti pamětí cache. Zatímco L1 zůstává na 32 kB (kompilátor eviduje pouze velikost instrukční cache, datová by se tedy mohla lišit), mezipaměť druhé úrovně AMD docela výrazně nafouklo. Zatímco Bobcat měl jen 512 kB L2 cache, Jaguar dostane rovnou 2 MB.

APU Brazos (AMD)

Druhou věcí, která vyplynula na povrch, je podpora nejmondernějších rozšíření instrukční sady. Bobcat byl v tomto ohledu jen o krůček napřed proti zastaralým architekturám K8 a K10; podporoval navíc jen sadu SSSE3, se kterou přišly procesory Core 2. Jaguar ovšem tento technologický deficit prakticky eliminuje. Procesor bude obsahovat prakticky všechny nová instrukční rozšíření, se kterými Intel přišel v architekturách Sandy Bridge a Ivy Bridge.

V prvé řadě jde o AVX, což znamená, že v procesorech přibudou nové 256-bitové registry. Zatímco tyto instrukce budou mít význam spíše pro specializovaný software, rozšíření AES-NI už bude prospěšné leckomu. Díky jeho výkonnostnímu dopadu s ním už totiž pracuje široká nabídka šifrovacích nástrojů. Vzhledem k přítomnosti AVX asi nepřekvapí, že AMD doplnilo také zbývající rozšíření ze série SSE, tedy SSE4.1 a SSE4.2.

Mobilní roadmapa AMD na rok 2013 (AFDS 2012)

Dále přibude instrukce CLMUL (carryless multiply) a rozšíření F16C (výpočty s plovoucí řádovou čárkou – převody s poloviční přesností). Určitým bonbónkem bude rozšíření BMI (Bit Manipulation Instructions). Těmito instrukcemi už vládne architektura Piledriver (a tedy APU Trinity), Intel sám je ale nabídne až s Haswellem.

 

Jak tedy vidíte, zejména jednotka FPU (kterou AMD využívá i k výpočtům instrukcí SIMD) podstoupila značnou modernizaci. Zřejmě také adekvátně naroste co do počtu tranzistorů; své si vyžádají i nové registry. Je docela možné, že pokroku bylo dosaženo určitým sdílením technologií s architekturou Bulldozer (ačkoliv například instrukce XOP zatím chybí). Pokud si zde mohu dovolit malou spekulaci: Je docela možné, že Jaguar přejde na modulární architekturu s Flex FPU, aby se jádro udrželo na únosné velikosti. Všimněte si, že Bulldozeru odpovídá i velká, 2MB L2 cache.

Sdílení FPU dává u úsporných a levných čipů koneckonců větší smysl, než u „dospělých“ procesorů. FPU a instrukce SIMD jsou totiž používány omezenou množinou programů a „všednímu“ softwaru na nich zas tak nesejde. Zda se touto cestou AMD vydalo, se možná dozvíme již brzy. V závěru srpna (augusta) by totiž měl být Jaguar prezentován na konferenci Hot Chips.

Zdroje: GCC Project (1, 2), Phoronix

AMD Jaguar přinese velké změny. Následník Bobcatu bude umět AVX a AES

Ohodnoťte tento článek!