Pan Olšan vůbec neuvažuje nad tím že tyhle nové Ultry si intel nechává vyrábět u TSMC.
Takže finančně to funguje jinak než popisuje.
Nechali si vyrobit jednu várku.
Tu hodili na trh za cenu s obvyklou marží.
Neprodala se. Tak se teď snaží rychle prodat kusy co maj skladem s minimální marží.
Aby je nemuseli prodávat pod cenou.
Když nemáte zmetky na výrobu daného modelu, tak se využijí i kompletně zdravé čipy, to je úplně normální věc. To, že chcete zlepšit výtěžnost tím, že ořezané modely dovolují použít defektní čipy, je jedna věc.
Druhá věc je, že potřebujete vytvořit produkty, které pokryjí určité výkonnostní a cenové pozice na trhu. A potřeba mít pokrytou tu pozici toho modelu Core Ultra 5 vás může přivést i k tomu, že budete na 6+8jádro "plýtvat" čipy, které se daly prodat jako 8+16jádro. Čili výtěžnost může trochu promlouvat do těch rozhodnutí, ale není tady asi jediný faktor.
Jinak by to s tou výrobou u TSMC principiálně mělo fungovat stejně jako v Intelu. Vy to podáváte tak, že Intel objednal příliš a teď neví co s wafery. Což se může stát, ale bez nějakých indikátorů, kteér by na to ukazovaly, bych o tom nespekuloval.
Ono je třeba pamatovat, že OEM trh funguje úplně separátně a na něm nejspíš Intel spoustu procesorů prodá a bude schopen naplánovat výrobu tak, aby mu přezásobení nehrozilo. Pro nás je retailový trh procesorů (jak to ukazuje Mindfactory a Amazon) to nejdůležitější a může to v nás vyvolávat dojem, že Arrow Lake a potažmo Intel jsou úplně v háji a skoro nic už neprodávají. Ale už jenom tržní podíly ukazují, že to je krátkozraké. To, jestli Intel získá 10 % nebo 80 % v retailu, nejspíš v celkovém prodeji desktopových procesorů i včetně OEM trhu bude mít dost rozředěný vliv (třeba 5-10% nahoru/dolů), protože OEM PC jsou o řád větší objem procesorů, než je retail.
Tak dokud není "zabalen" tak ho můžou nacpat i do ntb, což je dost podstatná část OEM trhu, a tam prodají skoro vše co jsou schopni vyrobit. Už meteor nestíhali vyrábět, respektive pouzdřit a museli dost značně navyšovat kapacity.
Procesory si vyrábí doma z placek co od TSMC koupí, to CPU tile na N3 je nejdražší ~35$ ač dělá jen 20% křemíku potřebného pro výrobu ARL. Celkem dají něco přes 60$ za křemík od TSMC a 15$ za ten svůj, celý procesor pak může mít výrobní cenu kolem 120$? - což na produkci i3 jak tu někdo zmiňoval opravdu vhodné nebude...
"...budete na 6+8jádro "plýtvat" čipy, které se daly prodat jako 8+16jádro..."
S tímto nesouhlasím. To je problém intelu, že dělá segmentaci trhu.
AMD nechává odemčený násobič i u levných modelů, takže uživatel si může případnou rezervu doladit přes Ryzen Master. Lepší volba než vydat 10 modelů ktere se liší o 100MHz.
Ještě by to chtělo odemykání jader. Věřím že hodně R5 6core by šla odemknout na 7core a udělat z nich R6.
U intelu by to byla vůbec výhra. Při troše štěstí by šlo z 6+8 udělat 8+0.
Tak tu segmentaci dělají všichni, Intel trochu víc s tím zamčením u NonK. A dělají to aby s co nejnižším počtem návrhů pokryli co největší spektrum a zároveň udali co nejvíc zmetků a čipů nižší kvality...
To 6c pak může mít nějaký defekt. Nezvládne boost top modelu, nebo base clock při daném TDP díky vyššímu leaku - když se pár jader vypne, tak už se vejde do nějaké škatulky, kterých ale musí být přiměřené množství.
Podle mě potřebuješ na každé vypnuté jádro vlastní verzi FW, aby jsi se nesnažil používat tu deaktivovanou část a čím méně variant budeš mít tím lépe.
Nevím jestli ta deaktivace jader je přímo na čipu odpojením od napájení - to by byla nejlepší varianta, nebo na substrátu pomocí propojek, nebo jen pomocí FW... První dvě varianty asi nevyřešíš, na třetí by jsi musel sehnat verzi mikrokódu, pro sedm jader, která máš funkční...
Smekám. Máte dobré znalosti.
Doplním jen že před 16 lety to šlo:
https://www.guru3d.com/story/phenom-ii-x3-enable-and-unlock-the-4th-core/
EDIT:
Teď jsem si vzpomněl že Lisa Su říkala že Ryzen nelze provozovat na lichém počtu jader.
A AMD segmentaci nedělá.
9. 5. 2025, 23:21 editováno autorem komentáře
Záleží co pod tím pojmem segmentace člověk vidí, někdo to bere i tak že nejsou dostupná vysoce taktované procesory s málo jádry (za které by si prý i připlatili :) ), třeba takový Ryzen 9600XT s boostem 5,7GHz.
Intel by do K měl vybírat ty lepší čipy, kde má větší jistotu že týrání ze strany uživatele přežijí a nechá si je náležitě zaplatit (s Patem jsem o tom viděl nějaké povídání, ale už nevím jestli to byl interní materiál, nebo to bylo i na YT), AMD je pak použije spíš do dražších produktů a zákazníku nedává možnost si za "lepší" čip připlatit.
O některých defektech vědí dopředu, z každé linky mají i něco jako "mapu kvality" v které části budou čipy excelentní a kde spíše nepodarky (teoreticky mohou i wafer natočit aby u větších čipů defekty vyšly do míst kde to bude vadit nejméně), ale stejně pak ještě udělají binning (u Intelu krátký test asi 18s, který by měl zjistit dosažitelnou frekvenci, leak, závislost frekvence na napětí) a ještě před zapouzdřením roztřídit pro který účel se ten křemík hodí.
Ty liché počty ale už sami popřeli třeba u 8300G 1+3 nebo AI 340 3+3, ale je možné že dříve tam něco co dvě jádra sdílela být mohlo.
Nevím, jestli to říkala přímo Lisa Su, ale už od Ryzenů 1000 a 2000, které měly dva CCX po čtyřech jádrech, existovalo takové omezení pro multi-CCX procesory. Jejich SMU/AGESA nedovolovala z nějakých důvodů provoz s rozdílným počtem jader v obou CCX (a myslím, že stejné je to pak u Threadripperů Epyců i napříč více čipy). Mikrokód vyžadoval, aby nastavení počtu jader bylo symetrické ve všech CCD, jinak se procesor odmítl spustit.
Ale IMHO to bylo spíš arbitrární omezení dělané proto, že s tímhle omezením jako tvrdým předpokladem se snáz dělá ladění výkonu (tuning algoritmů které se starají o "fér" rozdělení kapacity paměťového řadiče mezi jádra a podobně).
Pokud ale máte procesor s jen jedním CCX, tak je možné lichý počet jader nastavit. Teď mám například doma kombinaci desky a Ryzenu 3 3200G, která stabilně jede jenom když se omezí počet jader na tři v BIOSu, jinak OS nenajede. S nastavením downcore na "three" to zdá se funguje spolehlivě.
Edit: A jak píše Akula, tak minimálně od těch hybridních APU generace Zen 4 a Zen 5 tohle omezení SMU a AGESA už nevymáhají, protože teď existují procesory, které mají dva CCX a v nich je už v nativní konfiguraci různý počet jader.