Snad někdy něco v nejhorším dokutí Intel do tý doby, ale nevsadil bych si :)).
Honza psal, že snad jen část bude čipletová, tak doufejme.
17. 11. 2025, 20:42 editováno autorem komentáře
Latence vyřešila V-cache.
Kdyby 5800X3D měl blbý latence, tak z něj není nejlepší herní CPU pro AM4.
A z 9800X3D nejlepší herní CPU na světě.
ZEN 6 vyřeší latence i pro neX3D.
https://www.youtube.com/watch?v=maH6KZ0YkXU
Tady je ale řeč o vícečipletových modelech, tj. v intencích Zen3/4/5 více než 8-jádrových, kde ta latence skutečně problém je. Což u Zen7, kde téměř jistě čiplet bude mít až 16 jader (otázka je jakých), je opět docela zajímavý posun této hranice - jak to dopadne, uvidíme.
Nepochopil jsem zmínku (nejen) o 9800X3D, to je multičipletové CPU?
18. 11. 2025, 20:13 editováno autorem komentáře
Ano.
9800X3D je multichiplet.
Skládá se z jednoho CCD a z jednoho IOD.
A pak tam je V-cache.
Celkem tři kousky křemíku.
Latence má vyřešeny na výbornou.
Bože bože.
9800x3d has a single chiplet containing 8 cores with the 3d cache
9950x3d has two chiplets-- one chiplet with the vcache, and the other chiplet containing the other 8 cores. 2 chiplets, 8 cores per chiplet for a total of 16 cores
To vypotila AI?
A co se podívat na stránky AMD.COM.
9800X3D
Package Die Count:
2
9950X3D
Package Die Count:
3
Zdroje:
https://www.amd.com/en/products/processors/desktops/ryzen/9000-series/amd-ryzen-7-9800x3d.html
https://www.amd.com/en/products/processors/desktops/ryzen/9000-series/amd-ryzen-7-9800x3d.html
Jako v pohodě. Každý děláme chyby.
A toto je docela častá chyba.
O Ryzen 9 se mluví jako o CPU se dvěma CCD (Core Complex Die).
Na IOD (I/O Die) se zapomíná.
Neb je samozřejmostí. Bez něj by CPU nefungovalo.
Pak je problém že slovo 'Die' překládá wikipedie jako 'čip'
A chiplet nemá českou stránku vůbec.
https://en.wikipedia.org/wiki/Chiplet
https://en.wikipedia.org/wiki/Die_(integrated_circuit)#/languages
A jak to je s V-cache už vůbec nemám odvahu rozebírat.
Podle mě to je další chiplet.
Ale AMD.COM tvrdí že to je součást CCD.
Zen 6 a Zen 7 snad budou mít lepší technologii pouzdření podobně jako Strix Halo, ta snad budou negativa čipletů zmírněná.
backside power delivery je obyčejné přidání vodičů z druhé strany.
Nechápu proč z toho dělat must-have fičuru.
Intel to vychválil protože díky tomu může jejich nenažrané CPU nakrmit ještě víc.
Ale rozumnější cesta je udělat efektivní CPU a na nějakou zadní stranu se vykašlat.
Jo pro high-end to bude za pár let nutnost.
Ale zatím to zbytečně komplikuje návrh.
Backside Power Delivery není pouze o schopnosti přivést do čipu víc proudu. To, že vyseparuje napájecí vodiče, znamená, že je v původních kovových vrstvách víc místa pro datové/logické vodiče. Takže by to mělo přinést také zvýšení hustoty tranzistorů a nepřímo potenciál ke zlepšení výkonu. (Za cenu vyšší komplexity a vyšší ceny).
Každá generace je efektivnější než předchozí, stačí srovnat nárůst výkonu a spotřebu. Bez toho by totiž ani nebylo možné zvyšovat výpočetní výkon přidáváním jader, instrukcí, jednotek v každém jádru a ještě i taktů.
Nevím, jak autor přišel na myšlenku, že se šestnáctijádrový chiplet bude chladit lépe než osmijádrový. Předpokládám, že plocha bude odpovídat počtu jader a kapacitě L3. Takže při plné zátěži bude u většího chipletu patřičně větší i spotřeba.
nezapomeň, že se posune i výrobní technologie. A pak, pokud skutečně vytížíš všech 16 jader, asi nejde očekávat, že všechna poběží na 6 GHz.
V běžné zátěži, kdy tvrdě maká 4-6 jader, má pak větší plocha čipu, "způsobená" vyšším počtem jader, poměrně jasný benefit v distribuci a přenosu tepla z čipu pryč.
Ne.
Plocha chipletu nemá vliv na teplotu zatížených jader.
Zatížil jsem jedno jádro (Super pi) a nastavil afinitu na Core0.
Zatížené jádro má 70C. Dle očekávání.
Hnedka vedlejší jádro má o 50C.
Jádra na druhém chipletu mají 46C.
Tynyt nerozumí termodinamice.
A bude tady tvrdit jaký je expert na přenosovou soustavu silnoproudu v CR.
18. 11. 2025, 09:03 editováno autorem komentáře
Ale tu budou 8. a 16. jádrové chiplety na stejné technologii alternativně podle verze procesoru. Tedy 6 a 8 jeder s jedním, 12 a 16 taky s jedním a top až 32 jader s dvojicí.
Samozřejmě že má. Zkus si přečíst něco o kondukci tepla. Tvůj pokus nedokazuje vůbec nic. Abys prokázal své tvrzení, musel bys ten tvůj procesor fyzicky seříznout, a pak teprve měřit (píšu to tak, abys to pochopil.) Mimochodem, ten tvůj "pokus" prokázal opak toho co tvrdíš. :-) Můžeš zkusit popřemýšlet, co to je. :-)
Přenosovou soustavu ti vysvětlím zase příště. :-D :-D
Jde o poměr vyzářeného tepla a plochy. Nic víc. Pokud ty maximálně 8. jádra budou to nejslabší a střed a hi-end bude na 16. jádrových chipletech, nečekal bych u těch nejslabších nyjvyšší takty.
Chiplet ZEN 5 má rozměry 10×7×1 mm.
Chiplet ZEN 7 bude mít rozměry 10×10×1 mm
Aby teplo proudilo do stran musí projít nejprve obdélníčkem o rozměrech 10×1 mm (Rozdíl mezi ZEN 5 a ZEN 7 mohu klidně zanedbat) Až proleze tímto malým obdélníčkem, tak teprve potom může projít celou plochou chipletu 10×10 mm do IHS.
Teplo bude mnohem raději procházet do měděného IHS přímo vzhůru přes 1mm křemíku než se plahočit 10mm do krajů chipletu.
Ano, nějaká kondukce tepla do stran probíhat bude.
Ale jen 1 až 2 mm takže sotva doleze do vedlejšího jádra.
Viz můj pokus.
18. 11. 2025, 11:28 editováno autorem komentáře
Jenže právě tento "rozliv" funguje, protože v takovém případě se teplo šíří homogenním materiálem (což dokazuje ta teplota 50° u sousedního jádra vs. 46° u jádra v druhém chipletu) oproti problematickému přechodu malou plochou přes mechanický spoj. A jestliže bude ve stejné ploše více jader, pak se efekt disperze tepla v rámci čipletu bude prosazovat tím více, čím menší bude plocha jednoho jádra.
Prostě a jasně: už dnešní Zeny mají problémy s tím, že nejen jádro, ale i samotný CCX je příliš malý, a musejí se pájet k IHS. Logicky, novější jádra, které budou cca 4x menší než ta stávající (pokud místo 8 jich má být 16,) budou mít ještě větší problém předat alespoň nějaké teplo napřímo.
Rozliv nefunguje protože křemík má poloviční vodivost proti mědi.
A chiplet je hrozně tenký nato aby mohl efektivně vést teplo.
Žádný mechanický spoj tam není.
Přechod není problematický, protože je pájený.
Bohužel teď tu nemám APU abych to přeměřil s pastovaným CPU.
Výsledky budou jiné. Rozliv do stran bude možná i 3mm.
Protože bude větší teplotní spád.
Furt se ale ohřejou jen sousední jádra.
Zatížené jádro (Core0) 71C
Sousední jádro (Core1 ) 51C
Rozdíl 20 stupnů
Další jádra 49C
Rozdíl 2 stupně.
Sousední chiplet 46C
Rozdíl 3 stupně.
Ostatní jádra a druhý chiplet se ohřála od IHS, která má vetší teplotu než neaktivní jádra.
IHS je cca 3 mm tlustá (AM5). A hlavně je z mědi.
U ZEN 7 se docela těším na snímky CCD.
Jak se podaří využít darksilikon na chlazení.
Všimněte si jak ZEN 2 i ZEN 3 se snaží jádra obložit cache aby se navzájem neohřívala.
Z jedné strany L2 a z druhé strany L3.
https://commons.wikimedia.org/wiki/File:Zen_2_vs_Zen_3_CCD_Layout.jpg
Z pohledu chlazení je ZEN2 lepší než ZEN3 protože má uprostřed IF.
Ten ale rozdělluje L3 na dvě části a to zhoršuje latence.
18. 11. 2025, 13:37 editováno autorem komentáře
Asi zřejmě nechápeš, co to ta vodivost přesně je. Jde o to, jak rychle se to teplo přenese, ne zda se přenese. A pokud budeš mít dlouhodobě vytížené jedno jádro, tak se ti ohřeje i ten křemík, na to si klidně vsaď.
No a nakonec sám zmiňuješ dark silicon, který tam podle tebe vůbec k ničemu není, a překvapivě hovoříš o chlazení a vzájemném ohřívání jednotlivými jádry. :-D
"A pokud budeš mít dlouhodobě vytížené jedno jádro, ..."
Otestováno.
Po minutě se teploty a otáčky ventilátoru ustálí a už se nemění.
Teplota klesá o 10 stupnů s každým milimetrem křemíku.
Ale musím uznat jednu mojí chybu.
Přenos tepla z IHS zpět do chipletu se mi nedaří změřit.
Můju chladič zřejmě zvádne odvést teplo přes HeatPipe daleko od CPU.
"direct contact" tedy považuji za jediné správné řešení.
Jen je třeba ohlídat správnou orientaci
https://imgur.com/a/theory-ideal-direction-heat-pipes-should-cross-over-ryzen-cpus-EPkgWlz
"Budou cca 4x menší než ta stávající (pokud místo 8 jich má být 16,) budou mít ještě větší problém předat alespoň nějaké teplo napřímo."
Nemusí to být pravda.
ZEN 7 jádro bude mít další tranzistory navíc kvůli podoře AI.
(Jako je Matrix Engine a další instrukce)
Takže když nebude AI zátěž, tak tyto tranzistory mohou plnit funkci darksilikonu a pomoci s chlazením.
V AI zátěži potom klesnou takty kvůli teplotám.
Vidíme to už u intelích AVX-512, které má blbě vyřešen darksilikon.
Ale možná to AMD vyřeší opět skvěle. Rozhodně to bude lepší návrh než od Tynyta, který by jen zvětšil plochu chipletu.
Hmm, je pravda, že to jsem ignoroval. Já k tomu přistupoval tak že na čiplet bude připadat určitá spotřeba, což nemusí být na počtu jader závislé. Pokud AMD nějak moc nezvýší TDP, tak při dvojnásobku jader proti Ryzenům 9000 bude nezbytně na jedno jádro muset v mnohovláknové zátěži připadat menší spotřeba. Pokud spotřeba CPU čipletů stoupne o menší procento než o kolik procent stoupne jejich plocha, tak by se měla chladitelnost zlepšit.
V jednovláknové zátěži by to mělo tak určitě fungovat, protože spotřeba jádra v 1T zátěži při maximálním boostu nejspíš (doufejme...) nestoupne. Takže při větší ploše čipletu by měla teplota v 1T zátěži/max boostu být nižší.
No a u toho mini čipletu s osmi jádry to tak minimálně v tom 1T scénáři nebude. Pokud spotřeba v max 1T boostu neklesne o stejné procento jako plocha čipletu, tak se může teplota/schopnost odvodu tepla v té situaci zhoršit. V mnohovláknové zátěži bude záviset na TDP.
V těžké MT zátěži (Rendering) mi teploty jader lezou k 90C.
Teploty L3cache se drží pod 60C
Rozdíl teplot 30 stupnů.
Vzdálenost senzorů je odhadem 3 milimetry.
https://wccftech.com/amd-next-gen-zen-5-cpus-feature-reworked-cache-design-larger-l2-cache-per-core-rumor/
10 stupnů rozdílu na jeden milimetr křemíku.
Odpovídá tomu co jsem naměřil při prvním testu.
Jo fyziku nelze obejít.
Takže ZEN 5 má dost velké rezervy v tom jak využívá plochu chipletu k přenosu tepla.
Jestli ZEN 7 rozmístí 16 jader po chipletu optimálně. Mezi každým jádrem bude 3mm křemíku který netopí (např. cahce), tak na tom s přenosem tepla bude lépe než ZEN 5, kde se přeci jen jádra jednou stranou dotýkají. Viz odkaz na wccftech.
Každopádně trend je křemík dělat tenčí a tenčí. Což jen bude zvětšovat efekt, který popisuji.
Ale nejsem CPU architekt, tak do toho borcům z AMD nebudu kecat.
Velikost chipletu o schopnosti chlazení toho moc neříká.
Ještě tedy je tam jedna věc, která to může zhatit - lokální přehřívání v křemíku kvůli hustotě tranzistorů by mohlo vést k hotspotům i pokud by se zlepšil poměr tepelného výdeje k ploše kontaktu s chladičem.
To je pravda. S tím se budou muset inženýři poprat.
Snad jim pomůže TSMC a nový proces bude výrazně úspornější.
Nebo vylepší chlazení o grafen, který vede teplo výborně do stran.
Pak by významnou roli hrála i plocha chipletu.
18. 11. 2025, 19:37 editováno autorem komentáře
Třeba by inženýry z AMD mohlo pro změnu napadnout udělat pořádný IHS, protože co to převedli s AM5 je otřesné. Občas je lepší trochu přemýšlet nad tím, co dělám, NVIDIA by s tavnými konektory mohla vyprávět.
18. 11. 2025, 20:19 editováno autorem komentáře
Jasně, ale s tou plochou je třeba začít. Tohle jak to mají teď je neudržitelné, to teplo se vůbec nemůže rozvádět a dále unikat do stran.
Jestli jste to do teď nepochopil, tak se už nesnažte. Termodynamika není nic pro Vás.
Ale pojďme se bavit prakticky.
Co konkrétně Vám vadí?
AM4 mi prošlo rukama hodně vzorků.
(3600, 5500, 5700, 5800X3D)
U všech jsem se v plné zátěži držel cca 4GHz allcore boost.
AM5 (7700, 9600X, 9900X) držím 4,9GHz a více.
Dobrá pasta je základ.
Postačí MX-4 za 99Kč.
Tekutý kov je jen pro zlost.
Nikdy jsem s ním neměl začít.
Chladič už jsem psal. Dirct contact HeatPipe.
Někdy to chce podvoltovat.
Ale vždy se teploty drží pod 100°C.
Allcore boost je blízko Turbu v ST.
Takže kde je problém?
Jestli vám to jede na Base frekvenci.
Tak máte špatné chlazení a nebo něco špatně nastaveného.
Čemu by jako větší plocha chipletu měla pomoc?
Čemu brání AM5?
Že to nejede 6GHz v allcore?
Nemá smysl, navíc jsem reagoval na Honzu. Radši.
Tynyt očividně tenhle boj už taky vzdal, pochopil, že zde by bylo jen poražených.
19. 11. 2025, 11:01 editováno autorem komentáře
Podle mých výpočtů potřebuje jedno high-end jádro na chlazení 6 mm².
ZEN 7 16core × 6 mm² = 96 mm²
Chiplet bude mít 98 mm²
ZEN 6 12core × 6 mm² = 72 mm²
Chiplet bude mít 75 mm²
ZEN 5 8core × 6 mm² = 48 mm²
Chiplet má 70 mm²
Jedno úsporné jádro si vystačí s 4 mm².
ZEN 5c 16core × 4 mm² = 64 mm²
Možná jsme všichni poražení, ale čísla slaví velké vítězství.