Vlákno názorů k článku Zen 6 bude mít takty vyšší než 6 GHz, AMD použije extrémní technologii. Může mít 2× víc 3D V‑Cache od SataN XerxeS - Dvouvrstvá Vcache...no nevím, jako asi dává smysl, aby...
-
Z obou stran to právě smysl nedává.
Když už jednou mám cache čiplet pro instalaci vespod, tak to znamená, že skrz něj jdou TSV. To znamená, že pokud tomu bude uzpůsobený návrh, můžu dát na ten cache čiplet ještě jeden a ta komunikace ze spodního půjde stejnými TSV zase nahoru, kde může být osazený CPU čiplet.
Kdybych chtěl dát cache z obou stran, tak každá z nich musí mít trochu jiné řešení, což je zbytečná komplikace. Navíc musím udělat místo pro TSV i v drahém 2nm čipletu s jádry, který se mi tím zvětší a ještě při výrobě riskuju víc zmetků kvůli kroku hloubení TSV.
No a taky jak víme, cache na horní straně čipu zhoršuje hlazení, což je jeden z důvodů, proč šla dolů.
Mimochodem, o tom vrstvení cache čipletů na sebe se povídá nebo spekuluje dlouho - už u Zen 3 se o tom mluvilo, že s tím technologie ("prý") počítá. U RDNA 3 prý ty MCD také mohly být ve dvou vrstvách, ale ekonomicky to nedávalo smysl. Možná to byl omyl a jen to třeba bylo patentováno, ne přímo plánováno a technicky připraveno. Ale každopádně při všech těchto plánech byly ty cache čiplety ve štosech na sobě, ne ze dvou stran.
