Intel v budoucnu integruje akcelerátor Xeon Phi do běžných CPU

0

Intel to se zaváděním heterogenních architektur očividně myslí přinejmenším stejně vážně, jako jeho konkurent AMD. Architektura MIC (Many Integrated Core), na které je založen výpočetní akcelerátor Xeon Phi (dříve známý jako Knights Corner), se totiž v budoucnu stane integrovanou součástí procesorů Intelu.

Tuto informaci přinesl server TheInquirer. Odvolává se přitom rovnou na Rajeeba Hazru, který je v Intelu viceprezidentem oddělení Intel Architecture Group. Ten byl tázán, zda se akcelerátor Xon Phi nebude ubírat stejnou cestou, jako kdysi jednotka FPU, tedy zda se nakonec nepřesune přímo do procesoru. Hazra spekulace o budoucí integraci tohoto koprocesoru potvrdil, navíc však ještě dodal, že k tomuto kroku dojde „dříve, než si myslíte“.

Akcelerátor Intel Xeon Phi

Plán integrace je prý dán zejména dopady, které by začlenění byť i redukované podoby mnohojádrového akcelerátoru mělo na velikost čipu. Z toho lze vyvodit, že 22nm proces ještě nenabízí dostatečný prostor pro přidání potřebného počtu tranzistorů. Nevíme ovšem ani, zda již bude dostačovat následující 14nm stupeň. Pokud ano, mohli bychom se zabudování malého brášky Xeonu Phi dočkat u následníků architektury Haswell, tedy čipů Broadwell.

Další překážkou integrace jsou samozřejmě problémy se softwarovou stranou věcí, které u heterogenní architektury asi nikoho nepřekvapí. Hazra však zmínil i nutnost zajistit akcelerátoru dostatečně rychlou paměť s potřebnou kapacitou. Jde tedy stejný o problém, kterému čelí i integrované grafické karty. Už však neprozradil, zda bude řešením integrování paměťových čipů pomocí technologie stacked memory, nebo jiný postup.

 

Už delší dobu se spekuluje (na této informaci trvá například Charlie Demerjian ze serveru SemiAccurate), že v budoucnu Intel přece jen po všech možných nezdarech použije architekturu vzešlou z projektu Larrabee pro grafická jádra svých procesorů. Původ těchto informací může být právě v plánované integraci mnohojádrové architektury v roli výpočetního akcelerátoru. Možné je i to, že tento blok v sobě bude obě funkce spojovat. Tím by došlo k značné úspoře tranzistorů a zároveň by grafické jádro dosáhlo plně univerzální programovatelnosti. Podobný cíl mají koneckonců i snahy AMD o univerzalizaci grafických jader skrze rozvoj technologie GPGPU.

Zdroj: TheInquirer

Ohodnoťte tento článek!
Pokrývač aktuálního dění v PC hardwaru pro Cnews.cz * Má rád: sranda, levný hardware, x86, nemoderní umění, slušnost, ekologie, Tolkien * Nerád: trollové, nespravedlnost, snobí hardware, prosciutto