Přínosy plánované u 3nm výrobního procesu proti 5nm technologii Zdroj: Andreas Schilling/Twitter
Hustota cest TSV při 3D pouzdření u nových procesů TSMC Zdroj: Andreas Schilling/Twitter
Škálování hustoty tranzistorů u logických obvodů na nových procesech TSMC, s knihovnami pro vysoký výkon Zdroj: Andreas Schilling/Twitter
Škálování hustoty tranzistorů u logických obvodů na nových procesech TSMC, s knihovnami pro vysokou hustotu Zdroj: Andreas Schilling/Twitter
Škálování plochy paměti SRAM na nových procesech TSMC, s knihovnami pro vysoký výkon či proud Zdroj: Andreas Schilling/Twitter
Škálování plochy paměti SRAM na nových procesech TSMC, s knihovnami pro vysokou hustotu Zdroj: Andreas Schilling/Twitter
4nm proces TSMC Zdroj: Andreas Schilling/Twitter
Podíl 5nm procesu mezi pokročilými technologiemi TSMC v roce 2021 Zdroj: AnandTech
TSMC uvádí, že má na 5nm procesu kapacitu 1 milion waferů ročně Zdroj: AnandTech
Srovnání výtěžnosti procesů N7 a N5 během jejich vývoje a nasazení Zdroj: Andreas Schilling/Twitter
Prezentace 3nm procesu během TSMC Technology Symposium Zdroj: AnandTech
Prezentace 3nm procesu během TSMC Technology Symposium Zdroj: AnandTech
3nm výrobní proces TSMC N3 Zdroj: Tom's Hardware
Křivky ukazující, o kolik umožňují knihovny HD, HC a HPC zlepšit výkon, respektive hustotu tranzistorů v čipu vyrobeném 3nm procesem N3 ve srovnání s procesem N5 Zdroj: Tom's Hardware
Nyní jste přihlášeni a můžete přidat komentář. Používáním webu souhlasíte s podmínkami ochrany osobních údajů.