MIPS uvádí proti ARMům výkonné 64bitové jádro, architekturu Warrior P6600

0

Minulý týden bylo v oblasti procesorů hodně rušno, Samsung odhalil svůj první mobilní SoC s vlastními jádry CPU, samotný ARM zase nové licenční jádro Cortex-A35, určené pro levná zařízení (na trhu ho tudíž uvidíte ve velkých počtech). Aktivní byla i Nvidia s ARM deskou Jetson TX1. Mírně ve stínu těchto událostí byl hlavní konkurent ARMu v oblasti licencovatelných architektur – MIPS, nyní vlastněný firmou Imagination Technologies. Ta ve stejném týdnu uvedla své nejvýkonnější jádro, 64bitový design Warrior P6600, který má stát proti Cortexům A57/A72 od ARMu.

Řada jader Warrior byla předběžně oznámena již v roce 2013, ovšem tehdy byl ještě nejvýkonnější návrh této rodiny jen 32bitový (Warrior P5600). Architektura MIPS přitom zná 64bitové rozšíření od roku 1991. MIPS Warrior P6600 tento dluh smazává a jde již o 64bitovou architekturu; jádro vychází z instrukční sada MIPS Release 6.

Warrior P6600 vykonává instrukce stylem Out of Order a je stavěn na zpracování tří instrukcí za takt („3-issue“). Jádro má pipeline se šestnácti stupni stejně jako Warrior P5600 a shodují se i další detaily, P6600 by tudíž mělo z této architektury evolučně vycházet. Co se výpočetních prostředků týče, má Warrior P6600 dvojici ALU a jednu jednotku MDU (násobení a dělení). Pro instrukce pracující s hodnotami s plovoucí čárkou a SIMD (vektor má 128 bitů a podporovány jsou jak celočíselná, tak floating point data) pak slouží další dvě jednotky a zvláštní jednotka je určena pro zpracování větvení. Ta má podle Imagination údajně být jedna z nejlepších v okruhu svých vrstevníků.

MIPS Warrior P6600
MIPS Warrior P6600

Každé jádro má 64 nebo 128 KB L1 cache, rozdělených vždy na půl mezi datovou a instrukční cache, obě mají čtyřcestnou asociativitu. L2 cache je již sdílená, sedící za koherentním propojením všech jader, kterých může být na čipu až šest. Podle Imagination byla proti předchozí architektuře zdokonalena a může mít podle preferencí výrobce čipu 512 KB až 8 MB s osmicestnou asociativitou. Zajímavé je, že architektura na rozdíl od ARMů podporuje v případě vícejádrových implementací asynchronní taktování jednotlivých jader, takže například v nečinnosti by část jader měla být schopná se podtaktovat pro šetření energie.

Architektura P6600 počítá až s šestijádrovými čipy
Architektura P6600 počítá až s šestijádrovými čipy

Procesory s jádry Warrior P6600 by podle Imagination měly či mohly sloužit v automobilech, mobilní oblasti, různých zábavních zařízeních (konzole, set-top-boxy, multimediální přehrávače), síťové infrastruktuře nebo oblasti HPC. To poslední bych ale bral s rezervou, pokud architektura nebude schopna škálovat na nějaké gigantické takty, tak ve skutečných superpočítačích asi nezaboduje.

 

 

Kromě tohoto jádra Imagination zároveň uvedla také jádra Warrior M6200 a M6250, ta však navazují na řadu microAptiv, nejde tedy o výkonná CPU, ale spíše o architektury pro mikrořadiče a M6200 ani nemá MMU. Také tato CPU podporují sadu MIPS Release 6, umí ale také instrukce microMIPS, které umožňují kompaktnější kód. Podle Imagination mají obě architektury zvyšovat dosažitelné frekvence asi o 30 % proti předchozím microAptivům. Nalézt byste je posléze mohli v různých modemech, řadičích SSD, jako pomocné řídící jednotky ve větších čipech či dalších embedded a průmyslových zařízeních.

Zdroje: Imagination, AnandTech

MIPS uvádí proti ARMům výkonné 64bitové jádro, architekturu Warrior P6600

Ohodnoťte tento článek!