Vlákno názorů k článku Zen 6 je na cestě, AMD spouští sériovou výrobu prvních 2nm procesorů. Ryzeny ale nejsou první na řadě od Vlko ™ - Mrte sa už na nové 12/24j X3D ZENka...
-
Mrte sa už na nové 12/24j X3D ZENka teším. Po dvoch generáciach 2x čipletoch 16j konečne 24j a priamo spojene čiplety? bye-bye latencie :)
Podla AIka :
Nová prepojovacia zbernica (Bridge Die & Sea-of-Wires)Koniec starej komunikácii: Od generácie Zen 2 až po Zen 5 používa AMD takzvaný SERDES PHY interconnect. Dáta z jedného čipletu sa museli zbaliť, poslať cez substrát dosky do I/O die, tam rozbaliť a poslať ďalej. To generovalo obrovské latencie (okolo 70-80 ns) a žralo veľa energie.
Novinka v Zen 6: AMD nasadzuje pokročilé puzdrenie (inšpirované APU Strix Halo). Čiplety budú položené tesne vedľa seba a prepojené cez priamy kremíkový mostík (Bridge Die) s hustou sieťou mikro-vodičov.Výsledok: Komunikácia medzi čipletmi obíde obchádzku cez I/O die. Latencia prenosu dát klesne o desiatky percent na úroveň, kedy ju Windows plánovač a hry takmer prestanú vnímať. -
"Komunikácia medzi čipletmi obíde obchádzku cez I/O die"
To si AI nejspíš vyhalucinovalo, přímé propojení mezi CPU čiplety nejspíš pořád nebude, takže u procesoru s dvěma čiplety pořád jádra v jednom budou do cache jader v druhém čipletu přistupovat přes infinity fabric (a přes IOD), prtože CPU čiplety budou připojené jenom do IOD.
-
Sám píšete "nejspíš".
Takže nevíte.Když kouknu na fotku Venice, tak chiplety jsou tak blízko u sebe že by nebyl problém je propojit přímo.
Já tedy předpokládám že komunikace i nadále půjde přes IOD. Ale latence klesnou z těch 80 ns na cca 40 ns. V ideálním případě.
A to bude výrazné zrychlení.
Určitě to bude 60 ns nebo méně.
Takže to bude rychlejší než RAM.
Která má přes 60 ns:
https://www.techpowerup.com/forums/attachments/cachemem-2-png.173183/Měli by se eliminovat ty vzácné situace kdy Ryzen 9 je pomalejší než Ryzen 7.
Jak ukázali testy dual edititin Ryzen 9 9950X3D2.PS
Mám tak trochu pocit že ta AI se trénovala na spekulacích v diskusi.24. 5. 2026, 06:32 editováno autorem komentáře
-
Nejspíš, protože to není nikde vloženě potvrzené. Ale hlavně je to tak pravděpodobné. Kdyby měly mít čiplety propojení mezi sebou, tak je to hodně radikální změna. Ale jak by to třeba pak mělo vypadat v serverové verzi, kde je těch čipletů až osm? Mít nějakou prstencovou sběrnici která by je obíhala, ačkoliv to dubluje funkci toho propojení, které realizuje IOD? Dost nepravděpodobné.
Takže je určitě víc na místě předpokládat, že nastane ta pravděpodobná očekávaná situace, než že nastane ta nepravděpodobná, zvlášť když pro zatím nejsou žádné indicie a ta možnost se dostala na stůl jenom proto, že velký jazykový model dal vedle sebe některé termity, které vedle sebe být neměly.
-
V serverech se očekává zátěž, která půjde dobře rozložit na víc jader.
Dokonce je požadováno aby se virtuální stroje nepotkávali = mělo by mít každé jádro vlastní L3.Ryzen byl od začátku ořezaný EPYC.
(Ořezané je IOD. CCD je stejné, což zlevňuje výrobu). A tento trend bude pokračovat.
SW se sice posunul k MT. Stále přibývá her a aplikací kterým nestačí 8 jader. (Viz skvělé výsledky X3D2.) Ale toto v AMD vyřešili přidáním jader do jednoho CCD. Z 8 na 12.Takže přímé propojení mezi chiplety je v tuto chvíli zbytečné.
Ale latence je třeba snížit.
Však IOD bude na 3 nm = lepší proces než současné CCD.
Další plus je zkrácení vzdáleností.Ono se může stát že stoupnou latence v jednom CCD.
Viděli jsme to u Rocket Lake, který poslušně vrátil 8 jader do desktopu.
Předchůdce Comet Lake s 10 velkými jádry nebyl dodnes překonán. Protože to prostě není jednoduché propojit 10 jader.Ale 2nm TSMC si s tím určitě poradí.
-
S AI je vůbec legranda. Celkem nedávno mi online Gemini na nějaký dotaz ohledně RX 9070 suvereně oznámilo, že je to očekávaná generace Radeonů. Tak jsem vznesl dotaz s jak starým modelem si povídám a ejhle, nebyl z nejčerstvějších... neplatící obecenstvo prostě někdy konzumuje lehce prošlý obsah. :)