Ale v praxi by to bylo bliz k nejaky L4 cache, nebo tak, nez k dnesni X3D, a taky Intel si je toho vedom, proste by to byla delsi cesta na propojeni atd. LATENCE, LATENCE, LATENCE...
21. 4. 2026, 21:46 editováno autorem komentáře
Tak bude záležet... Pokud bude stačit sahat na 12MB které by mělo být dostupné pro P-core, může ta latence být podobná možná i nižší. Vzhledem k tomu, že mají být být P sdružená do clusteru po dvou, tak i 24MB by mělo být poměrně rychle. Horší to nejspíše bude až když se bude sahat do jiného clusteru...