Hlavní navigace

Nvidia se přidává k instrukční sadě RISC-V, založí na ní mikrořadiče v čipech

31. 7. 2016

Sdílet

 Autor: Redakce

O procesorové architektuře RISC-V jsme zde zatím psali jen párkrát, ale pokud se o CPU zajímáte, asi už jste o ní slyšeli. Jde o nově navrženou architekturu na principech RISC, která má být univerzálně použitelná, čistě navržená (na rozdíl od dnes mainstreamových architektur, které vznikly často klikatou evolucí a nesou po ní různé stopy), otevřená a konečně volně a zadarmo dostupná pod licencí BSD. Problém je, že byla vymyšlena „od stolu“ a schází k ní reálný hardware. Tento důležitý aspekt se ale začíná měnit a zdá se, že RISC-V začíná získávat první „klienty“. Pro nás je zajímavé, že mezi uživatele se teď zařadila Nvidia.

Zatím asi není reálné, že by
architektura RISC-V byla nasazena jako velký standardní procesor,
případná fyzická kariéra této instrukční sady tak patrně
bude začínat „zespodu“. Právě v této oblasti Nvidii nová
architektura zaujala – totiž jako kandidát pro malá procesorová
jádra, zabudovaná uvnitř větších čipů coby řídící
jednotky.

Nvidia jako ovládací jednotky GPU či
SoC Tegra zatím používala proprietární jádra nazvaná Falcon (z
„FAst Logic CONtroller“), která byla vyvinuta přímo uvnitř
firmy. Během nějakých deseti let ale potřebné funkce začaly
přesahovat jejich možnosti a vyvstala potřeba je něčím
nahradit. Podle Nvidie se rozhodovalo mezi opětovným vyvinutím
nového vlastního jádra či vylepšením Falconu, nebo licencováním
nějaké standardní architektury jako například ARM, ARC (RISC z
portfolia Synopsys, používá je například Intel pro ME), Xtensa
(Cadence) nebo MIPS. Nakonec Nvidia zvolila první možnost s tím,
že opět vytvoří vlastní jádro, ale tentokrát využije již
dostupnou instrukční sadu RISC-V.

Dosavadní řadič Falcon byl proprietární vlastní design
Dosavadní řadič Falcon byl proprietární vlastní design

 

NV RISC-V

Výhodou by měl být standardní
dostupný softwarový ekosystém a zřejmě i volně použitelné
referenční návrhy jader (RISC-V Rocket). Nvidia chtěla například
přidat datovou cache, ECC, 64bitové adresování, odstranit omezení
na velikosti kódu firmware a také dostat lepší než dvojnásobný
výkon proti Falconu (pro ten uvádí 0,67 MIPS/MHz v Dhrystone a 1,4
Coremarků/MHz). V požadavcích také stojí, že plocha zabraná na
čipu má být pod 0,1 mm² na 16nm FinFETovém procesu TSMC.

Jádro NV-RISCV (či NV RISC-V, materiály uvádějí obě verze) má
instrukční sadu RISC-V RV64, což by měla být 64bitová varianta,
přičemž i datová sběrnice a adresování jsou 64bitové. Jádro
má out-of-order vykonávání instrukcí, ale issue a writeback jsou
in-order. Jádro má pětistupňovou pipeline a také MPU pro ochranu
paměti. Výkon má být o něco vyšší, než se udává pro jádro
Rocket od tvůrců architektury RISC-V: 1,9–2,0 MIPS/MHz v
Dhrystone, 2,5 bodů/MHz v Core Marku při zabrané ploše 0,05–0,06
mm². Jádro má být schopné běžet na taktech vyšších než 1,5
GHz.

Srovnání jádra NV-RISCV s původní architekturou
Srovnání jádra NV-RISCV s původní architekturou

Srovnání jádra NV-RISCV s původní architekturou
Srovnání jádra NV-RISCV s původní architekturou

Nvidia údajně jádra (či
mikrořadiče) NV RISC-V použije v kombinaci s původními jádry
Falcon, kdy na čipu budou staré a nové mikrořadiče v páru.
Falcon bude sloužit pro zpětnou kompatibilitu, zatímco bude
probíhat přechod. Jádro NV RISC-V hodlá Nvidia zřejmě dále
rozvíjet, má dostat softwarový prefetch, L2 cache a nejspíš i
další zlepšení. Přechod na tyto mikrořadiče by každopádně
měl otevřít cestu k pokročilejším funkcím díky lepšímu
výkonu, nebo už jen tím, že bude možné použít větší
firmware, kdežto Falcon Nvidii limitoval na pár kilobajtů. Nyní již bude možné použít i složitější operační systémy.

Jádra NV-RISCV budou ze začátku použita spolu s Falcony
Jádra NV-RISCV budou ze začátku použita spolu s Falcony

 

Důležitý odrazový můstek?

Z pohledu nás uživatelů nejsou jádra
sloužící jako různé řídící jednotky větších čipů zas
tak důležitou věcí – to, že je uvnitř RISC-V, ani nepoznáme
(pokud se zrovna nezabýváte reverzním inženýrstvím jejich
firmwaru). Pro tuto novou architekturu nicméně „skalp“ Nvidie
může být dobrou referencí pro další růst, byť zatím jen v
jedné méně viditelné oblasti světa procesorů.

 

ICTS24

V dostupných materiálech bohužel
není uvedeno, v kterých přesně produktech tato jádra jsou (nebo
v případě NV RISC-V budou) používána. Teoreticky by nové jádro
mohlo být integrováno již v aktuálních GPU generace Pascal nebo
čipech Tegra vyráběných s technologií 16FF, jelikož pro tento
proces je určeno. Na druhou stranu slajdy Nvidie mluví o NV RISC-V
jednom místě v budoucím čase, takže je možné, že se bavíme
nikoliv o hned první generaci 16nm čipů, ale třeba až o nějaké
další. Použití instrukční sady RISC-V uvnitř čipů Nvidie je
už ale asi hotová věc.

Zdroje: Nvidia
(slajdy na RISCV.org), Phoronix,
lowRISC