Intel přechází na procesorovou architekturu RISC-V… u softcore jader Nios V pro FPGA

7

Intel, hlavní tvůrce, prosazovač a citadela procesorů s instrukční sadou x86, teď vyvinul svá první vlastní jádra konkurenční otevřené architektury RISC-V.

Kolovaly zprávy, že Intel chce koupit firmu SiFive, jednoho z hlavních výrobců procesorů, ale také licenčních jader architektury RISC-V. Teď se skutečně přiklání k této instrukční sadě, která je otevřenou alternativou ARMu a mohla by mít velkou budoucnost: Intel oznámil první vlastní jádra této architektury, i když to není v jeho hlavních procesorových produktech, ale zatím jen v rámci FPGA divize Altera.

První procesorová jádra RISC-V uvedená a přímo navržená Intelem, přicházejí v linii jader Nios. Pokud jste o žádném Intel Nios ještě neslyšeli, je to celkem v pořádku (přiznám se, že ani já ne). Nios, respektive doteď Nios II, jsou speciální „softcore“, která Intel nabízel jako návrh určený pro implementaci v FPGA Altera. Pochází tedy původně z této firmy, kterou Intel koupil v roce 2015.

Účelem jader Nios není konkurovat běžným procesorům. Slouží jako mikrořadiče a řídící jádra integrovaná v různých návrzích aplikací pro FPGA od Altery – pokud byste například vyvíjeli nějaký akcelerátor AI nebo jiné úlohy, jsou tato jádra připravená k začlení do něj. Jako uživatelé se tedy s těmito jádry sotva setkáte, ale ve světě FPGA jsou údajně velmi široce používána, takže přechod na RISC-V u nich je svým způsobem celkem významné vítězství po novou instrukční sadu.

Předchozí generace Nios a Nios II měla vlastní 32bitovou architekturu typu RISC, šlo o jednu z mnoha různých proprietárních instrukčních sad, používaných v embedded sektoru. Očekává se, že podobné specifické architektury téměř všude nahradí právě RISC-V díky tomu, že je zadarmo, standardizovaný, volně k použití a bude mít široký softwarový a nástrojový ekosystém. Intel/Altera přesně takovýto přechod na standardnější architektury u svého Niosu provádí.

Předchozí proprietární architektura Nios II nyní je v nabídce nahrazena novou architekturou Nios V implementující instrukční sadu RISC-V. Účelem je ovšem pořád poskytnout softcore jádro pro začlenění do FPGA aplikací, takže jde stále o poměrně jednoduché jádro, jehož zaměření je hlavně na co nejmenší zabranou plochu, respektive množství zdrojů spotřebovaných v FPGA.

Prezentace RISC V jádra Intel Nios V m 1
Prezentace RISC-V jádra Intel Nios V/m (zdroj: Intel)

První generace RISC-V jader Nios V je mikrořadičová architektura s instrukční sadou RV32IA – jde tedy o 32bitová jádra se základními celočíselnými instrukcemi (I) plus rozšířením pro atomické operace (A). Zřejmě ale zatím neobsahují instrukce pro násobení a dělení (rozšíření M) nebo floating-point výpočty (F), natož složitější operace. Jádro má pětistupňovou pipeline, asi ale není superskalární (zpracovává nejspíš maximálně jednu instrukci za takt). Tuto verzi Intel označuje Nios V/m (si jako microcontroller) a je možné na ní provozovat realtime operační systém uC/OS-II. Nahrazuje asi hlavně nejméně výkonnou základní a zadarmo dostupnou variantu Nios II (Nios II/e).

Prezentace RISC V jádra Intel Nios V m 2
Prezentace RISC-V jádra Intel Nios V/m (zdroj: Intel)

Nios V/m má dosahovat výkonu 0,462 MIPS v benchmarku Dhrystone na 1 MHz frekvence, přičemž při použití v 10nm FPGA Intel Agilex má být dosažitelná frekvence až 566 MHz. Výkon má být až 5× lepší než u starého velmi jednoduchého jádra Nios II/e, které tato nová architektura RISC-V nahrazuje.

Tip: Intel uvádí 10nm FPGA Agilex: umí koherenci, HBM2, DDR5 a už i PCI Express 5.0

Galerie: FPGA Intel Agilex

Ovšem Intel údajně chce vyvinout i pokročilejší jádro, na kterém bude moci běžet i složitější kód, včetně plnohodnotného operačního systému Linux. Toto jádro se bude jmenovat Nios V/g a teoreticky bysto s ním mohli ve FPGA naprogramovat procesor, s nímž by se dal provozovat na RISC-V založený osobní počítač. Podrobnosti o architektuře Nios V/g ale Intel zatím nesdělil, takže netušíme, jak složitá bude, která všechna rozšíření budou podporována (asi půjde již o 64bitový RISC-V, ale zda třeba bude součástí SIMD rozšíření, to těžko říct), nebo jak komplexní a tím výkonné jádro to bude.

Nenápadný začátek většího příklonu k RISC-V?

Intel ale tímto, byť to teď ještě může být jen v rámci divize FPGA, každopádně vstoupil do oboru navrhování jader architektury RISC-V. Je možné, že následovat budou další, už ne softcores, ale klasická jádra nacházející se v hotových křemíkových čipech. Intel by je mohl licencovat, ale i používat ve svých vlastních produktech.

Tip: Elitní veteráni z Apple, Intelu a AMD chystají výkonné procesory RISC-V. Je to další Nuvia?

Nemusí to (aspoň v nejbližších letech) znamenat, že celý procesor by místo x86 začal používat jádra RISC-V. Ale různé řídící jednotky v procesoru nebo specializované akcelerátory a řadiče může Intel začít stavět na RISC-V, aby mohl využívat širokou softwarovou podporu existující pro tuto architekturu. Kdo ví, třeba za chvíli bude jádra RISC-V používat i tzv. Intel Management Engine, tedy před uživatelem skrytý skrytý řídící subsystém procesorů.

Zdroje: Tom’s Hardware, Intel

Intel přechází na procesorovou architekturu RISC-V… u softcore jader Nios V pro FPGA
Ohodnoťte tento článek!
4.3 (86.67%) 6 hlasů

7 KOMENTÁŘE

    • Původně snad RISC měla být funkčně redukovaná instrukční sada, která bude většinu instrukcí vykonávat v jednom taktu s tím, že komplexnější instrukce budou v překladačem nahrazeny sadou jednodušších. Proti tomu CISC procesory snad poskytovaly komplexní instrukce z nichž pouze některé se vykonávaly v jednom taktu. V současnost je výkon v x86_64 na bedrech mikroinstrukcí (do nichž jsou CISC instrukce za běhu v CPU překládány). Na druhou stranu dnešní RISC CPU (např. ARM) poskytují i složité instrukce, které se nejspíš nevykonají za jeden takt. Takže rozdíl bych dnes viděl především v barevnosti propagačních materiálů.

    • X86 je v podstatě hybrid RISC a CISC. Rozdíl mezi RISC a CISC je asi jako mezi angličtinou a čínštinou (pomiňme nějaké dialekty). V angličtině vám stačí stačí znát znaky a až z … tedy ani ne 30 znaků a dokážete s nimi utvořit jakékoli slovo, jakoukoli větu, doslova napsat román. CISC je v podstatě jako čínsština. Pro každé slovo máte zvláštní znak. A pokud chcete něco napsat, tak těch znaků musíte znát tisíce. A to je obrovský rozdíl. Na jedné straně velmi jednoduchá sada jednoduchých instrukcí, ze kterých postavíte v podstatě cokoli. Na straně druhé složité instrukce dělané na tělo pro specifickou funkci.
      x86 svět je dnes kombinací CISC a RISC, kdy pracuje se složitými instrukcemi tedy jako CISC … tak aby dokázal dělat prakticky cokoli, ale ty si nakonec stejně interně překládá do základních instrukcí jako RISC … aby to dokázal dělat efektivně a neplýtval křemíkem.

    • Samozrejme. Proc by intel investoval do nekoho kdo se mu cpe do zeli? Naopak je potreba podporit ty kdo se do zeli cpou armu. Velmi dobry tah.
      Jinak nevim jestli se to tady na tom webu psalo, ale intel planuje v roce 2022 uvest na trh vyvojovou platformu s jadry P550 od SiFive. P550 jsou dle marketingu asi na urovni Cortex A75. Cele to ma byt na procesu Intel 7. Intel pouzije P550 jadro a svoje vlastni bloky pro memory radice a pcie, takze to bude skutecny intel risc-v hard-core. Intel to dela jako reklamu pro svoje zakaznicke sluzby ve kterych planuje prodavat i cast sve vyrobni kapacity tretim stranam.
      Cili to co se bude dit bude s pohledu zapasu Intel/ARM/RISC-V velmi zajimave…

      • Sdílený IO ekosystém by tomu měl usnadnit cestu do světa Linuxu, kde se dá očekávat snažší adaptace než na ostatních platformách. Pokud by k tomu Intel přihodil i odvozené GPU, pro ty jsou snad ovladace od výrobce dostupné přímo jako OSS, na rozdíl od ARM GPU (Mali/Adreno/Tegra/PowerVR/…).