PCI Express 6.0 opět zvýší rychlost 2×. Se signálem PAM4 na to jde trochu jako MLC SSD

Chvíli po PCIe 5.0 byl oznámen nový PCI Express 6.0. Zdvojnásobí propustnost, tentokrát ale s úplně novou technologií PAM4. Přesto zůstane kompatibilita.

4

Jen nedávno byla oznámena finální specifikace PCI Expressu 5.0 a pořád čekáme na to, až se do osobních počítačů dostane předchozí verze PCI Express 4.0 (příští měsíc by se to mělo konečně povést s Ryzenem 3000 a platformou AMD X570). Ovšem konsorcium PCI-SIG tentokrát nechce usnout na vavřínech a zdá se, že vývoj bude dál rychle pokračovat. Už nyní byla totiž oznámena následující generace, PCI Express 6.0 – je to poprvé, co o následující generaci prosákly zprávy.

Původně se objevovaly zvěsti, že by už u generace 5.0 mohlo být nutné nahradit klasický elektrický princip optickou komunikací (což by samozřejmě přineslo velké komplikace), ale nakonec to nebude tak horké. PCI Express 6.0 totiž pořád poběží na klasických elektrických principech a měděných vodičích, takže ho pořád bude relativně snadné vést konvenčně skrz PCB základních desek. A co je dále podstatné, stále bude zpětně kompatibilní, takže nové karty budou fungovat ve starých deskách a staré karty v nových.

PCIe 6.0 opět zdvojnásobí přenosovou rychlost

Přes zachování měděných vodičů ale PCI Express 6.0 opět přinese dvojnásobnou rychlost oproti předchůdci – kterým ale teď myslíme zatím nikde nenasazený PCI Express 5.0. Generace PCIe 6.0 bude mít teoretickou propustnost jediné linky 8 GB/s obousměrně; slot M.2 se čtyřmi linkami by tedy měl propustnost dnes šílených 64 GB/s a slot PCI Express 6.0 ×16 pro grafickou kartu 128 GB/s (či 256 GB/s, pokud se „marketingově“ sečtou kapacity v obou směrech komunikace).

Pokud se tedy PCI Express 6.0 srovnává s verzí 3.0, kterou máme v rukou nyní, bude představovat osminásobné zrychlení komunikace proti dnešku. Po sedmileté stagnaci na PCIe 3.0 je to tedy najednou docela velký pokrok.

Poprvé se přejde na „MLC“ signalizaci PAM4

Ačkoliv ze zachování zpětné kompatibility se může zdát, že PCIe 6.0 nebude nic moc vzrušujícího, ve skutečnosti tato generace bude poměrně revoluční. Současně používaný elektrický signál s kódováním NRZ („Non Return to Zero“) totiž byl v generacích 4.0 a 5.0 už napjatý ke svým mezím, což vedlo ke kratší a kratší maximální délce komunikace, než je třeba osadit aktivní prvky jako jsou opakovače nebo přepínače.

U verze 6.0 proto přijde kompletní změna a použije se signál PAM4 (Pulse-Amplitude Modulation 4), čímž se získá více efektivního datového toku při stejné fyzické/elektrické rychlosti. Zatímco NRZ v jedné časové jednotce přenáší vždy jen jeden bit (signál může být nula nebo jednička), PAM4 funguje jako MLC NAND a rozlišuje čtyři úrovně signálu. Díky tomu najednou přenese dva bity (dvě binární cifry dávají čtyři různé kombinace).

Tento druh signálu už nyní používají SerDes pro vysokorychlostní Ethernet, takže by díky kompatibilitě PHY snad mělo být možné tento standard nasadit rychle a úspěšně. Ovšem řadiče v hostitelských i klientských čipech budou kvůli kompatibilitě muset umět i signalizaci pro PCIe 1.0 až 5.0, což asi často zvýší jejich komplexnost a množství tranzistorů a prostoru na čipu, který budou potřebovat.

Schéma signalizace NRZ a PAM4 (Zdroj: Intel, via: AnandTech)
Schéma signalizace NRZ a PAM4. PAM4 používá podobný princip jako MLC NAND, tj. více úrovní signálu na jednotku záznamu/přenosu (Zdroj: Intel, via: AnandTech)

Délka spojení zůstane zachovaná, asi to ale bude dražší

S tímto „jemnějším“ elektrickým signálem asi bude náročnější vést komunikaci, jejíž efektivní frekvence 16,0 GHz dosáhla rychlosti pamětí GDDR6 (které podporují jen hodně malou vzdálenost komunikace!) normální základní deskou. PCB, na nichž bude PCIe 6.0 fungovat, pravděpodobně budou potřebovat více vrstev, kvalitnější návrh a stínění a mohou tedy být dražší. Jak u samotných čipů, tak i u komunikačního média tedy technologie PAM4 povede k vyšším nákladům na výrobu.

Ve výsledků má být dosažitelná vzdálenost komunikace údajně podobná jako u PCIe 5.0; ztráta signálu má být specifikována stále stejná (36 dB). Ale opět možná bude platit, že v praxi například sloty vzdálenější od socketu procesoru budou potřebovat po cestě více čipů pro posílení signálu, než je typické dnes. Signál PAM4 bude podobně jako integrita dat u MLC NAND (proti SLC) choulostivější, takže bude nasazena pokročilejší korekce chyb: FEC neboli Forward Error Correction. Údajně má mít poměrně nízkou latenci, což bude důležité pro výkon.

PCIe 6.0 bude hotový už v roce 2021

Specifikace PCI Expressu 6.0 je ještě ve stádiu vývoje a zdaleka není dokončená. Ovšem podle PCI-SIG má opět být dokončená rychle a nemá se opakovat velké zpoždění PCIe 4.0. Hotovo bude prý už v roce 2021, tedy za dvě léta. To ovšem neznamená, že hned budeme mít i hardware, tou dobou se teprv asi začne nasazovat PCIe 5.0. Zařízení, desky a CPU používající PCI Express 6.0 by ale opět asi mohla přicházet dejme tomu s plus minus dvouletým zpožděním, takže by se tato technologie mohla dostat do praxe za nějaké dva roky poté, tedy léta Páně 2023.

Galerie: Desky platformy AMD X570 na Computexu


Ovšem opět je možné, že to bude hlavně mimo PC v serverech a pracovních stanicích, kdežto v osobních počítačích nebo noteboocích může „adoptování“ přicházet pomaleji, pokud vůbec. Asi bude delší dobu trvat, než vůbec GPU začnou narážet na limity propustnosti PCIe 4.0. A v oblasti NVMe SSD, která asi poměrně rychle budou schopná zvyšovat sekvenční rychlosti, zase asi dojde k určité saturaci potřeb, kdy rychlejší SSD (ve smyslu sekvenčního čtení a zápisu) nebudou zas tak striktně třeba, jelikož praktické využití takto rychlých úložišť nebude mimo servery velké.

Oblast počítačů tak možná bude fungovat dvourychlostně, kdy nejnáročnější sféry poběží na PCIe 6.0, ale většina zařízení (a v PC třeba sloty PCIe vycházející z čipových sad v kontrastu proti těm vycházejícím z CPU) poběží třeba jenom na PCIe 4.0. Podobně jako dnešní a minulé platformy často mají/měly PCIe 3.0 na slotech z procesoru a jen PCIe 2.0 na slotech z čipsetu.

Galerie: Technologie PCI Express 6.0


PCI Express 6.0 opět zvýší rychlost 2×. Se signálem PAM4 na to jde trochu jako MLC SSD
Ohodnoťte tento článek!
5 (100%) 6 hlas/ů

4 KOMENTÁŘE

  1. Tak asi radsi do toho roku 2023 nekupovat nove PC, protoze kdyz bude to PCIe6 s predchozima nekompatibilni, tak jakmile vyrobci najedou na to nove rozhrani, tak bude treba vymenit PC komplet vsechno. :-/
    Na prd, asi jako kdyz odeslo AGP. Tim nerikam, ze to nebylo potreba, ale najednou menit vsechno byl tenkrat dost problem.

    • PCIe 6.0 bude zpětně kompatibilní. Řadiče/čipy budou umět oba druhy signálu a když osadíte PCIe 3.0 kartu do slotu 6.0 (nebo naopak), tak automaticky použijí klasický NRZ signál. Čili tento problém nenastane.

      JInak tedy v tom roce 2023 to pořád ještě může dorazit jenom do těch serverů a do PC třeba až nevím, 2025… (i když to je dost za dlouho, takže možná lepší nedělat predikce).

  2. “PCB, na nichž bude PCIe 6.0 fungovat, pravděpodobně budou potřebovat více vrstev, kvalitnější návrh a stínění a mohou tedy být dražší.”
    Takže zvýšená cena nvlinku je predsa len opodstatnená? Alebo zase otočíte a “však je to LEN pcb? 😀

    Inak 32G nieje limit. Veľa 32G transceivrov funguje až k 58G na rozumnej vzdialenosti, dokonca bolo oddemonštrované aj 112G NRZ aj keď tam vzdialenosť utrpela aj napriek EXTRÉMNE DRAHÝM MÉDIÁM (PCB). Otázkou v tomto je len s akým výkonom musí/dokáže vysielač vysielať tak aby prijímač spoľahlivo zachytil signál (v čipoch ktoré sa snažia byť efektívne pri výpočtoch si nemôžu dovoliť obetovať 100W na to, aby bol signál kvalitný aj v priemerných médiách, …narozdiel od čipov kde to robiť môžu – infiniband switche, sas radiče…)

    A prechod z 5 na 6 (a aj 7) by mohol byť rýchly. Väčšina transceivrov napríklad v FPGA zvláda okrem základného 32G aj rôzne druhy PAM, takže ak by s tým počítali už teraz, tak by prechod mohli urobiť obyčajnou aktualizáciou firmvéru na nový protokol, aj keď to by bol asi až extrémny prípad.

    Ešte by sa patrilo zmieniť, že PAM4 dosahuje 30-40% redukciu v použitej energii na prenesený bit, takže to môže byť energeticky efektívne (aj keď celková spotreba bude samozrejme vyššia a zase to bude asi nebude pravidlo).

    • “Takže zvýšená cena nvlinku je predsa len opodstatnená? Alebo zase otočíte a “však je to LEN pcb? 😀”

      Achjo, míra/škála? Já ti snad nikdy nepopíral, že ten NVLINK můstek stojí na výrobu o *trošku* víc. Třeba o dolar, 5$ místo 4$ (jenom pro příklad, může to být IMHO i trošku míň, trošku víc). Jenže oni ho prodávají za 79$ (a pro Quadra za 600$ lol)… už jsem na ten s prominutím nonsens sáhodlouze reagoval minule, takže to asi jenom zkopíruju:

      “Teď jsem se podíval a třeba toto https://iczc.cz/bt4bguqg60gpubmrb9apjk6k5e_7/obrazek se u nás prodává za 1900 Kč (ty můstky jsou za 2200).

      Jako to je nevím aspoň dva řády rozdíl v ceně aktivních komponent jako je čipset A320, SuperIO, ethernet, zvuk (NVLink můstek má jenom jeden malej MCU). Navíc tu máme třeb akomponenty VRM. Konektorů je tam taky o hodně víc. PCB je tak o dva řády větší?.

      Ten rozdíl v materiálu/práci prostě nějaký hypotetický “ale cena za malou výrobní sérii!” (která imho zas tak malá stejně není) nikdy nemůže dorovnat, ani zdaleka…”

      “Nebo se podívejte na všechny ty ARM minidesky, Ty mají typicky dost jednoduché PCB (ale u RAM přece jenom bude nutná nějaká preciznost), spoustu dalších komponent, a stejně se prodávají za 20-30 $, někdy i míň. VČETNĚ samotného SoC (nic tak drahého na můstkách není). A tam budou počty vyrobených kusů tutově nižší než u těchhle můstků.”

      https://www.cnews.cz/amd-podpora-pci-express-4-0-na-starsich-deskach-nebude/#comment-211815

      Ale teda až se bude příští rok za +- 79 $ dolarů komplet prodávat nějaká deska s podporou PCIe4.0 na čipsetu A520, tak doufám od těchhle kravin bude pokoj…

      https://www.cnews.cz/nvidia-geforce-rtx-turing-nvlink-sli-mustek-rozborka-foto — jó, tohle PCB určo bude superkomplexní a enormně drahý.